(12)特許協力条約に基づいて公開された国際出

#### (19) 世界知的所有権機関 国際事務局



## 

(43) 国際公開日 2004年2月5日(05.02.2004)

**PCT** 

# (10) 国際公開番号

MURA, Ryuichi) [JP/JP]; 〒141-0001 東京都品川区北

品川6丁目7番35号 ソニー株式会社内 Tokyo (JP).

(51) 国際特許分類7:

WO 2004/012254 A1

H01L 21/3205, 21/768

(72) 発明者: および (75) 発明者/出願人(米国についてのみ): 金村龍一(KANA-

(21) 国際出願番号:

PCT/JP2003/009602

(22) 国際出願日:

2003年7月29日(29.07.2003)

(25) 国際出願の言語:

日本語

(74) 代理人: 中村 友之 (NAKAMURA, Tomoyuki); 〒105-0001 東京都港区 虎ノ門1丁目2番3号 虎ノ門第一ビ ル9階 三好内外国特許事務所内 Tokyo (JP).

(26) 国際公開の言語:

日本語

(81) 指定国 (国内): KR, US.

(30) 優先権データ:

特願2002-221069

2002年7月30日(30.07.2002) ЛР 添付公開書類:


国際調査報告書

(71) 出願人(米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]: 〒141-0001 東京都 品川区 北品川6丁目7番35号 Tokyo (JP).

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: SEMICONDUCTOR DEVICE MANUFACTURING DEVICE

(54) 発明の名称: 半導体装置の製造方法



(57) Abstract: A method for manufacturing a semiconductor device having a dual damascene multilayer wiring structure in a low permittivity interlayer insulating film. First and second insulating films (6, 7) are formed, and then first to third mask-forming layers (8, 9, 20) are formed. The third mask-forming layer is patterned to form a third mask of a wiring trench pattern. A resist mask of a contact hole pattern is formed on the second mask-forming layer including the third mask. The third mask and the first and second maskforming layers are etched, and the second insulating film is etched. By using the third mask, a second mask of a wiring trench pattern is formed, and a contact hole is opened to an intermediate depth of the first insulating film. By using the second mask, the first mask-forming layer is etched to form a first mask of a wiring trench pattern. The portion of the first insulating film left on the bottom of the contact hole is etched to open a contact hole. By using first or second mask, a wiring trench is formed in the second insulating film.

低誘電率層間絶縁膜内にデュアルダマシン構造を形成する際、高信頼性の多層配線構造を有する半導 体装置の製造方法である。本方法では、第一の絶縁膜(6)及び第二の絶縁膜(7)を成膜し、次いで第一から 第三マスク形成層(8)、(9)、(20)を成膜する。第三マスク形成層をパターニングして配線溝パター 第3のマスクを形成する。第3のマスクを含む第二マスク形成層上に接続孔パターンのレジストマスクを形成し、 第3のマスク、第二及び第一マスク形成層をエッチングし、更に第二の絶縁膜をエッチングして、接続孔を開口す る。第3のマスクを用いて配線溝パターンの第2のマスクを形成すると共に、第一の絶縁膜の途中まで接続孔を開 口する。第2のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンの第1のマスクを形成すると 共に、接続孔の底部に残存する第一の絶縁膜をエッチングして接続孔を開口する。第1ないしは第2のマスクを用 いて第二の絶縁膜をエッチングし、第二の絶縁膜に配線溝を形成し、少なくとも第2及び第3のマスクを除去する。



#### 明細書

#### 半導体装置の製造方法

#### 5 技術分野

本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置の製造方法に関し、更に詳細には、 良好な形状のデュアルダマシン構造の配線構造を備えた半導体 装置の製造方法に関するものである。

10

15

20

25

#### 背景技術

半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム(A1)系合金の配線に代わり、低電気抵抗の銅(Cu)配線が導入されるようになっている。

Cuは、従来の多層配線構造に使われているA1などの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にCuを埋め込むことにより配線パターンを形成するダマシン法が一般にCu多層配線構造に適用されている。特に、特願平10-143914号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Cu埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。

また、高集積半導体装置では、配線容量の増大が半導体装置の

10

15

料の適用も試みられている。

動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて 配線容量の増大を抑制した微細な多層配線が不可欠となってい る。

低誘電率層間絶縁膜の材料として、従来から比較的使用実績の ある比誘電率3.5程度のフッ素含有酸化シリコン(FSG)に 加えて、ポリアリールエーテル(PAE)に代表されるエーテル 系のポリマーや、ハイドロゲンシルセキオサン (HSQ)、メチ ルシルセスキオキサン(MSQ)に代表される無機系材料などの 比誘電率2.7前後の低誘電率膜が挙げられる。更に、近年では、 それらを多孔質化させて比誘電率を2.2前後とした低誘電率材

デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以 下の技術的な制約を解決することが必要である。

第1には、低誘電率膜の組成がパターニングに用いられるレジ ストの組成に近いために、レジスト除去プロセスの際に低誘電率 膜も損傷を受け易いことが挙げられる。具体的には、レジストマ スクを用いてエッチングを行った後のレジスト剥離処理や、処理 済みのレジストパターンが製品規格を満たさない場合のレジス ト再生処理などを行う際、低誘電率膜に対する損傷を抑制できる ことが不可欠である。 20

第2には、配線と接続孔との間で合わせ余裕を持たないボーダ レス構造への適用が可能なことである。

半導体装置の微細化に伴い、0.18 μm世代以降の多層配線 では、ボーダレス構造に対応出来る加工プロセスを採用すること が大前提となっている。従って、低誘電率膜を含む層間絶縁膜に 25 デュアルダマシン法による配線溝と接続孔の同時形成を行う場

合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスで あることが重要である。

第3には、配線溝を深さ制御性良く形成するには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、 比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになる。

従って、配線溝の形成を制御しつつ、しかも容量増加を抑える ことが出来る低誘電率膜層間構造のデュアルダマシンプロセス が要求されている。

10 上述したような技術的な制約を解決できるデュアルダマシン 法として、例えば特開 2 0 0 0 - 1 5 0 5 1 9 号公報、或いは特 開 2 0 0 1 - 4 4 1 8 9 号公報に開示の技術がある。

ここで、第7A図から第9B図を参照して、特開2001-44189号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。第7A図乃至第7B図、第8A図乃至第8C図、及び第9A図乃至第9B図は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。

先ず、第7A図に示すように、図示しない基板に堆積された下 20 地絶縁膜1上に有機膜2と酸化シリコン(Si〇₂)膜3からな る積層膜を層間絶縁膜として成膜し、次いで層間絶縁膜に銅(C u)膜の埋め込み配線4を形成する。

C u 埋め込み配線 4 上に、順次、C u 膜の酸化防止層として炭化シリコン膜(SiC)5を、メチルシルセスキオキサン(MSQ)膜として炭素含有酸化シリコン(SiOC)膜6を、有機膜としてポリアリールエーテル(PAE)膜7を成膜する。

20

続いて、第一のマスク形成層として酸化シリコン( $SiO_2$ )膜 8 を、第二のマスク形成層として窒化シリコン(SiN)膜 9 を順次成膜し、更に配線溝パターンを有するレジストマスク 1 0 を SiN 膜 9 上に形成する。

5 次いで、第7B図に示すように、レジストマスク10を用いた ドライエッチング法によりSiN膜9をエッチングし、配線溝パ ターンを有するSiN膜からなる第二のマスク11を形成し、続 いてレジストマスク10を除去する。

次に、接続孔パターンのレジストパターンの少なくとも一部が、 10 配線溝パターンを有するSiN膜からなる第二のマスク11に 重なるように、接続孔パターンを有するレジストマスク12を第 二のマスク11及びSi〇、膜8上に形成する。

第8 A図に示すように、接続孔パターンを有するレジストマスク12を用いてドライエッチング法により、SiN膜からなる第二のマスク11と第一のマスク形成層のSiO₂膜8をエッチングして開口し、続いてPAE膜7をエッチングしてSiOC膜6を露出する接続孔13を開口する。ここで、レジストマスク12は、PAE膜7のエッチング処理で同時に除去することが出来るまた、PAE膜7の開口中にレジストマスク12は薄くなって行くが、SiO₂膜8からなる第一のマスク8 Aが存在するので、第一のマスク8 Aをマスクにして良好な開口形状の接続孔13を開口することが出来る。

次に、第8B図に示すように、更にSiOC膜6をエッチング して接続孔13をSiC膜5まで掘り下げて接続孔14を開口 する。接続孔14の開口と共に、配線溝形成領域に残存し、第一 のマスク8Aを形成するSi〇, 膜8は、配線溝パターンを有す

15

20

るSiN膜からなる第二のマスク11をマスクとするエッチングにより、同時に除去され、開口部15となる。

第8 C図に示すように、開口部 1 5 の底部に残存する P A E 膜 7 をエッチングして配線溝 1 6 とし、接続孔 1 4 の底部にある S i C 膜 5 をエッチングして接続孔 1 4 を C u 埋め込み配線 4 に 連通させることにより、所定のデュアルダマシン加工、つまり配線溝 1 6 と接続孔 1 4 の形成が完了する。

尚、配線溝形成領域外に残存するSiN膜からなる第二のマスク11は、接続孔14底部のSiC膜5をエッチングする過程で除去される。

続いて、薬液を用いた後処理。及びRFスパッタリング処理により、配線溝16や接続孔14の側壁に残留するエッチング付着物を除去し、接続孔14底部のCu変質層を正常化した後、第9A図に示すように、バリアメタルとしてTa膜17をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりCu膜18を堆積して、配線溝16と接続孔14に導電膜の埋め込みを行う。

次いで、第9B図に示すように、堆積したTa膜17及びCu膜18のうち、配線パターンとして不要な部分を化学機械研磨(СМР)法により除去する。これにより、デュアルダマシン構造の多層配線構造を得ることができる。

更に、下層のCu埋め込み配線4と同様、酸化防止層として例えばSiC膜19をCu膜18上に成膜する。

低誘電率層間膜構造に対して上述した2層エッチングマスク 25 を用いたデュアルダマシン法の適用は、前述した技術的な制約事 項を克服した製造方法となっている。

15

20

25

すなわち、製品規格に適合しないレジストマスク10、12の再生処理は、第一のマスク形成層であるSiO,膜8又は第二のマスク形成層であるSiN 膜9上で行うことができ、接続孔開口のためのレジストマスク12の除去は、PAE膜7のエッチングして接続孔13を開口させる工程で同時に行うことが可能であるから、低誘電率膜の損傷を抑制しつつレジスト剥離を行うことができる。

また、配線溝パターンを有するSiN膜からなる第二のマスク 11上から接続孔13(接続孔14)を開口するので、配線溝1 6と接続孔14との合わせずれが発生した場合でも、接続孔14 の寸法が変動することがない。

更には、SiOC膜6上に成膜されるPAE膜7に配線溝16を形成する際、無機系MSQ膜(SiOC膜6)と有機ポリマー膜(PAE膜7)の組み合わせであるから、エッチング選択比を確保することが容易である。従って比誘電率の高いSiN膜等のエッチング阻止膜を介在させなくても、配線溝16の深さ制御が容易である。

しかし、上述の従来のデュアルダマシン法を更に微細な 0.1 μm世代以降の多層配線に適用する場合、次に示すような問題点 がある。

第1には、第二のマスク形成層、即ちSiN膜9の膜厚が厚くなることである。第二のマスク11は、接続孔層間膜のSiOC膜(MSQ膜)6をエッチングして接続孔14を開口し、かつ配線溝形成領域に開口部15を開口するために用いられるので、ある程度の厚さが必要である。例えば、第二のマスク11にSiN膜9を用いて、接続孔層間膜である膜厚400nmのSiOC膜

6 を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚100~150nmのSiN膜9がエッチング選択比上から必要となる。

第 2 には、レジストマスク 1 2 を段差上に形成することが多く 5 なるので、微細なパターンを高精度で形成することが難しいこと である。

第二のマスク形成層であるSiN膜9を加工して配線溝パターンを有する第二のマスク11を形成する工程では、第7B図に示すように、第一のマスク形成層であるSiO, 膜8に対するエッチング選択比(SiN/SiO₂)が2~3程度しか確保出来ないので、SiN膜9のオーバーエッチング時に下地SiO₂膜8の掘れ量が30nm前後発生することが多い。このため、接続孔パターンを有するレジストマスク12を130~180nmの段差上に形成することが強いられる。

15 ところが、200nm弱の局所段差越しに0.10μm世代以降の微細なレジストパターンを形成するのは、平坦部に形成する場合に比べて、レジスト膜のすそ引き発生や線幅制御の観点より、非常に難度の高い工程となる。

第3には、リソグラフィー工程で一般的に用いられる塗布系の 反射防止膜(BARC)を併用する場合、第二のマスク11のパターン寸法や疎密具合により、BARCの埋め込み形状が変化するため、焦点深度ばらつき増大による露光処理時のレジスト形状悪化や、BARC膜エッチングによる接続孔開口時の第二のマスク11の形状悪化を招き易いことである。

25 第4には、上述した従来のデュアルダマシン法では、レジスト マスク12による接続孔13のパターニングの前に、レジストマ

15

20

スク10による配線溝パターンのパターニングを実施しているために、配線溝16と接続孔14のマスクアライメントが間接合わせとなり、先に接続孔パターンを形成する通常のプロセスに比べて、結果として上層配線と接続孔の合わせずれ量が増大してしまうという欠点がある。

これらの問題を解決する手段として、例えば特開2000-150519号公報に開示されているように、第二のマスクを金属膜で形成して、接続孔層間膜のMSQ膜に対するエッチング選択比を上げることにより、第二のマスクの薄膜化を行い、レジストパターニング段差を低減する方法が考えられる。

ところが、金属膜はマスクアライメントに用いる波長領域(200~1000nm)の光を殆ど透過することが出来ないため、全面成膜してしまうと、その後の露光工程で、通常の波長域の光を用いたアライメントを行うことが出来なくなるという問題がある。

そこで、本発明の目的は、PAE膜、及びMSQ膜等を用いた低誘電率層間絶縁膜内にデュアルダマシン構造を形成する際、レジストパターニング工程に対する負荷を低減し、良好なデュアルダマシン加工形状を得ることにより、高性能且つ高歩留まりで、高信頼性の多層配線構造を有する半導体装置の製造方法を提供することである。

#### 発明の開示

上記目的を達成するために、本発明に係る半導体装置の製造方 25 法は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方 法において、

25

相互に異なる2種類以上の膜種からなる3層以上のエッチングマスク形成層を層間絶縁膜上に順次成膜する工程と、

最上層のエッチングマスク形成層をパターニングして最上層 マスクを形成し、次いで最上層マスクで最上層のエッチングマスク形成層の下の次段エッチングマスク形成層をエッチングマスクで 次段エッチングマスクを形成し、次いで次段エッチングマスクで 次々段エッチングマスク形成層をエッチングして次々段エッチングマスク形成層をエッチングマスク形成層で形成したエッチングマスク形成層で形成したエッチングマスク形成層の下の段のエッチングマスク形成層をエッチングロエッチングマスクを形成する工程と、

形成したエッチングマスクを使って層間絶縁膜をエッチング して、配線溝及び接続孔を形成する工程と

を備え、3 層以上のエッチングマスク形成層のうちの1 層のエッチングマスク形成層を配線溝パターンのマスク形成層として成膜し、残りの層のうちの1 層のエッチングマスク形成層を接続孔パターンのマスク形成層として成膜することを特徴としている。

上述の発明方法は、本発明の技術的核となる構成要件を示して 20 いる。上記目的を達成するために、具体的には、本発明に係る半 導体装置の製造方法(第1の発明方法と言う)は、有機絶縁膜を 含む層間絶縁膜を備えた半導体装置の製造方法において、

(イ)半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として第二の絶縁膜を順次成膜する工程と、

(ロ) 第二の絶縁膜上に、第1のマスク、第2のマスク、及び

第3のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、

- (ハ)第三マスク形成層をパターニングして配線溝パターンを 有する第3のマスクを形成する工程と、
- 5 (二)第3のマスクを含む第二マスク形成層上に接続孔パター ンを有するレジストマスクを形成する工程と、
  - (ホ)レジストマスクを使って第3のマスク、第二マスク形成層、及び第一マスク形成層をエッチングし、更に第二の絶縁膜をエッチングして、接続孔を開口する工程と、
- 10 (へ)第3のマスクを用いて第二マスク形成層をエッチングして、配線溝パターンを有する第2のマスクを形成すると共に、第一の絶縁膜の途中まで接続孔を開口する工程と、
  - (ト)第2のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンを有する第1のマスクを形成すると共に、接続孔の底部に残存する第一の絶縁膜をエッチングして接続孔を開口する工程と、
    - (チ)第1ないしは第2のマスクを用いて第二の絶縁膜をエッチングし、第二の絶縁膜に配線溝を形成する工程と、
- (リ) 少なくとも第2及び第3のマスクを除去する工程と 20 を有することを特徴としている。

第1の発明方法では、工程(二)で接続孔パターンを有するレジストマスクを形成する際の下地層の段差が、第三マスク形成層の膜厚に依存して小さく抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、

25 配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来

る。

本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された多層配線を有する半導体装置を高い歩留まりで 製造することができる。

- 5 本発明に係る半導体装置の別の製造方法(第2の発明方法と言う)は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
- (イ)半導体基板上に、接続孔を貫通させる絶縁膜として第一 の絶縁膜、及び配線層間の絶縁膜として第二の絶縁膜を順次成膜 10 する工程と、
  - (ロ)第二の絶縁膜上に、第1のマスク、第2のマスク、及び第3のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
- (ハ)第三マスク形成層上に接続孔パターンを有する第1のレ 15 ジストマスクを形成する工程と、
  - (二)第1のレジストマスクを用いて、第三マスク形成層、第 二マスク形成層、及び第三マスク形成層の途中まで接続孔を開口 する工程と、
- (ホ)第三マスク形成層上に配線溝パターンを有する第2のレ 20 ジストマスクを形成し、第2のレジストマスクを用いて第三マス ク形成層をエッチングして第3のマスクを形成する工程と、
  - (へ)第3のマスクを用いて第二マスク形成層及び第二の絶縁膜をエッチングして接続孔を開口する工程と、
- (ト)第3のマスクを用いて第二マスク形成層をエッチングし 25 て、配線溝パターンを有する第2のマスクを形成すると共に、第 一の絶縁膜を途中までエッチングして接続孔を形成する工程と、

20

- (チ)第2のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンを有する第1のマスクを形成すると共に、第一の絶縁膜をエッチングして接続孔を開口する工程と、
- (リ)第1ないしは第2のマスクを用いて第二の絶縁膜をエッ 5 チングして、配線溝を形成する工程と、
  - (ヌ)少なくとも第2、及び第3のマスクを除去する工程と を有することを特徴としている。

第2の発明方法では、工程(ハ)で接続孔パターンを有するレジストマスクを形成する際の下地層はほぼ平坦であるから、高精 10 度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化が無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。

また、接続孔のパターニングを行った後に配線溝のパターニングを行うので、上層配線と接続孔のマスクアライメントが間接合わせとならない。よって、アライメント誤差の小さい多層配線を 形成することができる。

本発明方法を適用したデュアルダマシンプロセスにより、高精 度で形成された多層配線を有する半導体装置を高い歩留まりで 製造することができる。

第1及び第2の発明方法では、好適には、工程(イ)では、第一の絶縁膜としてメチルシルセスキオキサン膜を、第二の絶縁膜として有機膜を成膜する。これにより、配線間静電容量を低減することができる。

25 工程(ロ)では、第一、第二、及び第三マスク形成層を光透過性を有する材料で成膜する。

10

25

また、工程(ロ)では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第一、第二、及び第三マスク形成層を成膜する。これにより、容易に第1から第3のマスクを形成することができる。

第1の発明方法の工程(ロ)では、第一マスク形成層としてシリコン酸化膜、第二マスク形成層としてシリコン窒化膜、及び第三マスク形成層としてシリコン酸化膜を成膜し、第2の発明方法の工程(ロ)では、第一マスク形成層としてシリコン酸化膜、第二マスク形成層としてシリコン窒化膜、及び第三マスク形成層として非晶質シリコン膜を成膜する。

#### 図面の簡単な説明

第1A図乃至第1C図は、それぞれ、実施形態例1の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。 第2A図乃至第2C図は、それぞれ、第1C図に続いて、実施 形態例1の方法によりデュアルダマシン構造を形成する際の各 工程の断面図である。

第3A図乃至第3B図は、それぞれ、第2C図に続いて、実施 20 形態例1の方法によりデュアルダマシン構造を形成する際の各 工程の断面図である。

第4A図乃至第4B図は、それぞれ、実施形態例2の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。 第5A図乃至第5C図は、それぞれ、第4B図に続いて、実施 形態例2の方法によりデュアルダマシン構造を形成する際の各 工程の断面図である。

第6A図乃至第6C図は、それぞれ、第5C図に続いて、実施 形態例2の方法によりデュアルダマシン構造を形成する際の各 工程の断面図である。

第7A図乃至第7B図は、それぞれ、従来の方法によりデュア 5 ルダマシン構造を形成する際の各工程の断面図である。

第8A図乃至第8C図は、それぞれ、第7B図に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。

第9A図乃至第9B図は、それぞれ、第8C図に続いて、従来 10 の方法によりデュアルダマシン構造を形成する際の各工程の断 面図である。

### 発明を実施するための最良の形態

以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。 実施形態例1

本実施形態例は、第1の発明方法に係る半導体装置の製造方法の実施形態の一例である。第1A図乃至第1C図、第2A図乃至第2C図、及び第3A図乃至第3B図は、それぞれ、本実施形態例の方法により半導体基板上にデュアルダマシン構造を形成する際の各工程の断面図である。第1A図から第3B図に示す部位のうち第7A図から第9B図に示す部位と同じものには、理解を容易にするために同じ符号を付している。これは、以下の第4A図から第6C図でも同じである。

20

先ず、第1A図に示すように、図示しない基板に堆積された下地絶縁膜1上に、有機膜2と酸化シリコン(SiO₂)膜3からなる積層膜を層間絶縁膜として成膜し、次いで250nmの配線厚となるように、銅(Cu)膜の埋め込み配線4を形成する。

続いて、Cu配線4上に酸化防止層として膜厚50nmの炭化シリコン(SiC)膜5を成膜し、更に接続孔を貫通させる層間絶縁膜として、400nm厚の炭素含有酸化シリコン(SiOC)膜6を成膜する。

SiC膜5及びSiOC膜6を成膜する際には、一例として、 10 平行平板型プラズマCVD装置を用い、その際シリコン源として 使用するガスは、どちらの膜の成膜の際にもメチルシランである。

また、成膜条件として、基板温度を300~400℃、プラズマパワーを150~350W、成膜雰囲気の圧力を100~10 00Pa程度に設定する。

15 以上の成膜条件により、比誘電率が、それぞれ、5.0、及び 3.0程度のSiC膜5及びSiOC膜6を成膜することが出来る。

PAE膜の他には、BCB膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。

続いて、PAE膜7上に、順次、第一マスク形成層として膜厚150nmのSiO,膜8、第二マスク形成層として膜厚100

20

25

n m の 窒化 シリコン (SiN) 膜 9 を、更に、第三マスク形成層 として膜厚 5 0 n m の SiO, 膜 2 0 を成膜する。

次いで、配線溝パターンをレジストパターンとしてを有するレジストマスク10をSiO,膜20上に形成する。

5 第一マスク形成層としてのSi〇、膜8及び第三マスク形成層 としてのSi〇、膜20は、例えばシリコン源としてモノシラン (SiH₄)を用い、酸化剤として一酸化二窒素(N, 〇) ガス を用いたプラズマCVD法により成膜することが出来る。

また、SiO,膜8を形成する際に、下層のPAE膜7の酸化 10 が問題となる場合には、化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。

また、第二マスク形成層であるSiN膜9は、 $SiO_2$ 膜8、20の成膜と同様のプラズマCVD装置により、例えばシリコン源としてモノシラン ( $SiH_4$ )を、窒化剤としてアンモニア ( $NH_3$ ) ガスを、酸化剤として一酸化二窒素 ( $N_2O$ ) ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。

次に、第1B図に示すように、レジストマスク10上からドライエッチング法により、第三マスク形成層であるSiO<sub>2</sub>膜20をエッチングして、配線溝パターン21を有する第3のマスクを形成する。

レジストマスク 1 0 を用いて S i O 。膜 2 0 をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン( $C_4$   $F_8$ )、一酸化炭素(C O)、及びアルゴン(A r)を用い、ガス流量比( $C_4$   $F_8$  : C O:A r)を 1 : 5 : 2 0、バイアスパワーを 1 2 0 0 W、基板温度を 2 0  $\mathbb C$  に設定する。

20

このエッチング条件下では、SiN膜に対する10以上のエッチング選択比(SiO,/SiN)を得ることが出来るので、下地の第二マスク形成層であるSiN膜9がエッチングされるようなことは殆ど生じない。

5 SiO,膜20をエッチングした後、例えば酸素(O,)プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク10及びエッチング処理の際に生じた残留付着物を完全に除去する。

次に、第1B図に示すように、接続孔パターンの少なくとも一 10 部が、第3のマスクの配線溝パターン21を構成するSiO,膜 20に重なるようにして、接続孔パターンを有するレジストマス ク12を残存するSiO,膜20及びSiN膜9上に形成する。

レジストマスク12の形成に際し、配線溝パターン21を構成するSiO,膜20により生じた段差は、概ねSiO,膜20の膜厚である50nm程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。

また、塗布系の反射防止膜(BARC)を併用する場合でも、 配線溝パターン21の寸法や疎密具合により、BARCの埋め込 み形状の変動が微少に抑えられ、露光処理時のレジスト形状悪化 や、寸法変動の原因となる焦点深度ばらつきを低減することがで きる。

続いて、接続孔パターンを有するレジストマスク12を用いて、ドライエッチング法により、接続孔形成領域に存在するSiO₂ 25 膜20、第二マスク形成層であるSiN膜9、及び第一マスク形成層であるSiO₂ 膜8をエッチングし、続いて残存するSiN 膜9を第2のマスクとしてPAE膜7をエッチングして、第1C 図に示すように、SiOC膜6を露出させる接続孔13を開口する。

尚、レジストマスク12は、PAE膜7をエッチング加工する 5 際に、同時に除去することが出来る。

残存するSi〇、膜20は、配線溝パターンのマスクを形成し、また、エッチングされたSiN膜9は、接続孔パターンを有する第2のマスクを構成する。

第三マスク形成層の $SiO_2$ 膜20から第一マスク形成層の $SiO_2$ 膜8までエッチングして接続孔13を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン( $C_4F_8$ )及びアルゴン(Ar)を用い、ガス流量比( $C_4F_8$ :Ar)を1:4、バイアスパワーを400W、基板温度を20Cに設定する。

15 本実施形態例では、このエッチング条件下でエッチング選択比(SiO2/SiN)が1前後となり、1ステップで三層からなる第1から第3マスク形成層をエッチングして接続孔13を開口している。

しかし、これに限らず、レジスト選択比やエッチング変換差等 20 が問題になる場合は、3ステップエッチングにより順次第一マスク形成層、第二マスク形成層、及び第三マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。

25 また、PAE膜7の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア(N

H<sub>3</sub>) を用い、RFパワーを150W、基板温度を20℃に設定する。

このエッチング条件下で、レジストマスク12のエッチングレートはPAE膜7のそれとほぼ同等であるから、PAE膜7の開口中にレジストマスク12は減肉して行くが、第2のマスクであるSiN膜9がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。

因みに、PAE膜7のエッチング条件下で、SiN膜、SiO ,膜、SiOC膜に対するエッチング選択比は100以上になる。

10 次に、第2A図に示すように、配線溝パターン21を有するSiO,膜20からなる第3のマスクを用いて、ドライエッチング 法により、SiN膜9をエッチングして配線溝パターン22を有する第2のマスクを形成する。

SiN膜9のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしての $ジフルオルメタ(<math>C_2F_2$ )、酸素( $O_2$ )、及びアルゴン(Ar) を用い、ガス流量比( $C_2F_2:O_2:Ar$ )を2:1:5、及び バイアスパワーを 100 Wに設定する。

このエッチング条件下で、 $SiO_2$  膜に対するエッチング選択 20 比( $SiN/SiO_2$ )が3程度になるので、第三マスク形成層 である $SiO_2$  膜 2 0 の膜厚が 5 0 n m程度であれば、第二マスク形成層である膜厚 1 0 0 n m の SiN 膜 9 をエッチングする際、 $SiO_2$  膜 2 0 の減肉に対して十分な余裕をもって配線溝パターン 2 2 を開口することが出来る。

25 また、第3のマスクのSiO<sub>2</sub>膜20を用いた、第二マスク形成層のSiN膜9のエッチング工程では、接続孔23の底部に露

15

出するSiOC膜6が途中までエッチングされ、接続孔23が掘り下げられて、接続孔23が開口する。

このエッチング条件下のSiOC膜に対するエッチング選択比(SiN/SiN)は1弱にすることができるので、100nm厚のSiN膜9をエッチングする場合、必要なオーバーエッチング量を含めて接続孔23はSiOC膜6内に150~200nmの深さまで掘り下げられることになる。

次に、第1のマスクであるSiOi 膜 8をマスクにして、SiOC 膜 6 の下部層をエッチングして、第2 B 図に示すように、Si C 膜 5 を露出させる接続孔 1 4 を開口する。

この際、配線溝パターンを有する第2のマスク11のSiN膜9を用いて、配線溝領域に残存する第1のマスクSiO,膜8を同時に除去して開口部15を形成する。

20 このエッチング条件下で、SiN膜に対する10以上のエッチング選択比(SiOC/SiN)を得ることが出来るので、接続孔底部に残る膜厚200~250nmのSiOC膜6をエッチングする際、第2のマスクのSiN膜9の膜厚が100nmあれば、SiN膜9の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。続いて、第2C図に示すように、配線溝底部に残存するPAE

20

膜7をエッチングして、配線溝16を開口し、接続孔底部にあるSiC膜5をエッチングすることにより、接続孔14をCu膜の埋め込み配線4に連通した所定のデュアルダマシン加工が完了する。

5 配線溝 1.6 を開口する PAE 膜 7 のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア ( $NH_3$ ) を用い、RF パワーを 1.5.0 W、及び基板温度を 2.0 ℃に設定する。

このエッチング条件下で、SiOC膜6に対するエッチング選 10 択比は、100以上になるので、深さばらつき無く、制御性良く 配線溝の開口を行うことが出来る。

接続孔 1 4 の底部にある S i C 膜 5 のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン(C H  $_2$  F  $_2$ )、酸素(O  $_2$ )、及びアルゴン(A r )を用い、ガス流量比(C H  $_2$  F  $_2$  : O  $_2$  : A r )を 2 : 1 : 5 、バイアスパワーを 1 0 0 Wに設定する。

但し、上記エッチング条件ではSiOC膜6に対する選択比は 1前後であるため、配線溝16の底部のSiOC膜6の膜掘れが 問題になるならば、PAE膜7への配線溝開口前に、SiC膜5 のエッチングを行うことも出来る。

尚、SiO,膜8上に残存するSiN膜9は、接続孔14底部のSiC膜5をエッチングする過程で除去される。

薬液を用いた後処理、及びRFスパッタリング処理により、配線溝16や接続孔14の側壁に残留するエッチング付着物を除 25 去し、接続孔14底部のCu変質層を正常のCu層に転化した後、 第3A図に示すように、例えばバリアメタルとしてTa膜17を

10

15

スパッタリング法により成膜し、Cu膜18を電解めっき法あるいはスパッタリング法により堆積し、配線溝16と接続孔14への導電膜の埋め込みを同時に行う。

更に、第3B図に示すように、堆積したTa膜17、Cu膜18のうち、配線パターンとして不要な部分を化学機械研磨(CMP)法により除去することにより、デュアルダマシン構造の多層配線構造を形成することができる。

本実施形態例では、最終的な上層配線の膜厚は例えば250 n m程度となるよう調整される。また、下層配線パターンと同様、酸化防止層として例えばSiC膜19をCu膜18上に成膜する。

本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク 1 2 を形成する際、下地層の段差が残存 S i O₂ 膜 2 0 の膜厚 5 0 n m程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。

これにより、良好なヴィアコンタント特性を得ることが出来る。 20 また、本実施形態例の方法を適用することにより、低誘電率層間 絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半 導体装置を高い歩留まりで製造することができる。

#### 実施形態例2

本実施形態例は第2の発明方法に係る半導体装置の製造方法 25 の実施形態の一例であって、第4A図乃至第4B図、第5A図乃 至第5C図、及び第6A図乃至第6C図は、それぞれ、本実施形

態例の方法でデュアルダマシン構造を形成する際の各工程の断面図である。

実施形態例1と同様に、第4A図に示すように、図示しない基板に堆積された下地絶縁膜1上に、有機膜2と酸化シリコン(SiO<sub>2</sub>)膜3とからなる積層膜を層間絶縁膜にして、銅(Cu)膜の埋め込み配線4を形成する。

更に、Cu膜の埋め込み配線4上に酸化防止層として膜厚50nmの炭化シリコン(SiC)膜5を成膜し、続いて、400nm厚の炭素含有酸化シリコン(SiOC)膜6、及び比誘電率2.6程度の有機ポリマーとして膜厚200nmのポリアリールエーテル(PAE)膜7を成膜する。

続いて、PAE膜7上に、順次、第一マスク形成層として膜厚 150nmのSiO<sub>2</sub>膜8、第二マスク形成層として例えば膜厚 100nmの窒化シリコン(SiN)膜9を成膜する。

かに、本実施形態例では、第三マスク形成層として、例えばアルゴンプラズマを用いたシリコンターゲットのスパッタリングにより50nm厚のアモルファスシリコン(a-Si)膜24を成膜する。つまり、本実施形態例では、実施形態例1のSiO₂膜20に代えて、第三マスク形成層としてa-Si膜24を成膜する。

更に、接続孔パターンを有するレジストマスク12をa-Si 膜24上に形成する。

第4B図に示すように、接続孔パターンのレジストマスク12 を用いて、ドライエッチング法により、第三マスク形成層のa-25 Si膜24、第二マスク形成層のSiN膜9、及び第一マスク形 成層のSiO,膜8の途中までエッチングして、接続孔パターン

10

15

20

٠ - تندير

25を形成する。

次いで、例えば酸素 (O₂) プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を行うことにより、レジストマスク12とエッチング処理で生じた残留付着物を完全に除去する。

第三マスク形成層のa-Si 膜 24のエッチングは、通常のプラズマエッチング装置を使用して、例えばエッチングガスとして、塩素  $(C1_2)$ 、臭化水素酸 (HBr)、及び酸素  $(O_2)$  を用い、ガス流量比  $(C1_2:HBr:O_2)$  を10:2:1、RFパワーを20W、基板温度を0 C に設定する。

第二マスク形成層のSi N膜 9 及び第一マスク形成層のSi  $O_2$  膜 8 のエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン  $(C_4F_8)$  及びアルゴン (Ar) を用い、ガス流量比( $C_4F_8$ :Ar)を1:4、バイアスパワーを400 W、基板温度を20 C に設定する。

このエッチング条件下のエッチング選択比(SiO₂/SiN)は1前後であるから、本実施形態例では、SiN膜9及びSiO₂膜8を一括してエッチングしているが、レジスト選択比やエッチング変換差等が問題になる場合は2ステップエッチングにより順次第二マスク形成層のSiN膜9を下地層のSiO₂膜8に対して選択的にエッチング除去し、次いでレジスト選択比の高いエッチング条件に切り換えて、第一マスク形成層のSiO₂膜8をエッチングすることもできる。

25 尚、第一マスク形成層のSiO,膜8のエッチング量は、PA E膜7が露出しないように、例えばPAE膜7上に50~100

10

15

nmのSiO,膜が残存するように設定する。

次に、第5A図に示すように、接続孔パターン25を有する第3のマスクを構成するa-Si膜24に、少なくとも配線溝パターンの一部が重なるように、配線溝パターンを有する第二のマスクを形成する。

第二のマスクの形成に際し、レジストマスク12の下地層には、a-Si膜24、SiN膜9、及びSiO₂膜8の上部層からなる200nm前後の段差が発生しているため、配線溝のパターンやマスクの合わせずれにより、第5A図に示すように、第二のマスクが接続孔段差の底部付近ですそ引き形状となる場合がある。しかし、配線溝パターンの第二のマスクは、第3のマスクであるa-Si膜24のみをエッチング出来れば良いのであるから、仮に第二のマスクにすそ引きがあっても、a-Si膜24のエッチングには支障が生じない。よって、本実施形態例で、第二のマスクのすそ引き形状は全く問題にはならない。

また、本実施形態例では、処理済みの配線溝のパターンが製品 規格を満たさない場合でも、PAE膜7が露出していないので、 レジスト再生処理を低誘電率膜への損傷無く行うことが可能で ある。

20 次に、配線溝パターンの第二のマスクを用いて、ドライエッチング法により、配線溝開口部に残存する第3のマスクのa-Si 膜24をエッチングして、第5B図に示すように、配線溝パターン21を形成する。

このエッチングは、通常のプラズマエッチング装置を使用して、 25 例えばエッチングガスとして、塩素(Cl<sub>2</sub>)、臭化水素酸(HB r)、及び酸素(O<sub>2</sub>)を用い、ガス流量比(Cl<sub>2</sub>:HBr:O

<sub>2</sub>) を 1 0 : 2 : 1 、 R F パワーを 2 0 W 、 基 板 温 度 を 0 ℃ に 設 定 する。

このエッチング条件下で、SiN膜に対するエッチング選択比(Si/SiN)として20以上を得ることが出来るので、下地の第2のマスクとなるSiN膜9がエッチングされるようなことは殆どない。

また、 $SiO_2$ 膜に対するエッチング選択比( $Si/SiO_2$ )も20以上の選択比が得られるので、接続孔底部に残存する第一マスク形成層の $SiO_2$ 膜8が局所的にエッチングされるようなことは生じない。

そして、続いて、酸素(O₂)プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を行うことにより、第二のマスクとエッチング処理の際に生じた残留付着物は、PAE膜7に損傷を与えること無く完全に除去することが出来る。

15 次いで、接続孔パターン25 (第4B図参照)が形成されている第2のマスクのSiN膜9を用いて、第6A図に示すように、ドライエッチング法により接続孔底部に残留するSiO,膜8及びPAE膜7をエッチングして接続孔23を形成する。

 $SiO_{2}$  膜 8 のエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン( $C_{4}F_{8}$ )、一酸化炭素(CO)、及びアルゴン(Ar)を用い、ガス流量比( $C_{4}F_{8}$ :CO:Ar)を1:5:20、バイアスパワーを 1200 W、基板温度を 20 Cに設定する。

このエッチング条件下では、SiN膜に対する10以上のエッ 25 チング選択比(SiO<sub>2</sub>/SiN)を得ることが出来るので、第 2のマスクとなるSiN膜9は殆どエッチングされることはな . (1

15

20

25

また、PAE膜 7 をエッチングし、接続孔 2 3 を開口する際には、通常の高密度プラズマエッチング装置を使用し、エッチングガスには例えばアンモニア( $NH_3$ )を用い、RFパワーを 150 0 W、及び基板温度を 20 0 Cに設定する。

このエッチング条件下で、SiN膜、SiO,膜、及びSiO C膜に対するエッチング選択比は、100以上になる。

更に、配線溝パターン22が形成された第3のマスクのa-S i 膜24を用いて、第6A図に示すように、ドライエッチング法 10 により、第2のマスクとなるSiN膜9の配線溝パターン22を 形成する。

このエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン  $(CH_1F_2)$ 、酸素  $(O_2)$ 、及びアルゴン (Ar) を用い、ガス流量比  $(CH_2F_2:O_2:Ar)$  を 2:1:5 、バイアスパワーを 100 Wに設定する。

このエッチング条件下では、a - S i 膜に対する10程度のガス選択比(S i N / S i)を得ることが出来るので、第3のマスクのa - S i 膜24が例えば30 n m以上あれば、余裕を持って第二マスク形成層の100 n m厚さのS i N 膜9を開口することが出来る。

また、第3のマスクのa-Si膜24を用いて第2のマスクのSiN膜9をエッチングする際、接続孔底部に露出するSiOC膜6を途中までエッチングして接続孔23を掘り下げることができる。

このエッチング条件下では、SiOC膜に対するエッチング選

択比(SiN/SiOC)を1弱にすることができるので、100nm厚のSiN膜9をエッチングする場合、必要なオーバーエッチング量を含めて接続孔23はSiOC膜6内に150~20nmの深さまで掘り下げられることになる。

5 次に、第6B図に示すように、接続孔23の底部に残ったSi OC膜6をエッチングして接続孔14を開口する。ここで、配線 溝パターンが形成されている第2のマスク11のSiN膜9を 用いて、同時に、配線溝領域に残存する第1のマスクのSiO2膜 8をエッチングして開口部15を形成する。

このエッチング条件下では、SiN膜に対する10以上のエッチング選択比(<math>SiOC/SiN)を得ることが出来るので、第2のマスクのSiN膜9の膜厚が100nmあれば、接続孔底部に残る膜厚200~250nmの<math>SiOC膜6をエッチングする際、十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。

次いで、第6C図に示すように、実施形態例1と同様にして、 開口部15の底部に残存するPAE膜7をエッチングして配線 溝16を形成し、接続孔14底部にあるSiC膜5をエッチング して、接続孔14をCu膜の埋め込み配線4に連通させて、所定 のデュアルダマシン加工を完了する。

10

15

以下、図示しないが、実施形態例1と同様にして、デュアルダ マシン構造の多層配線構造を得ることができる。

尚、配線溝領域外に残存した第2のマスクのSiN膜9は、接続孔底部のSiC膜5をエッチングする過程で除去される。

上述した工程を経て形成されたデュアルダマシン構造の多層 配線は、接続孔パターンを有するレジストマスク12を形成する 際の下地層の段差が殆ど無いので、高精度の接続孔パターンを有 するレジストマスク12を形成することができる。このレジスト マスク12を使うことにより、配線溝の形状悪化無く安定して微 細寸法の接続孔開口を形成することができるので、良好なヴィア コンタント特性を得ることが出来る。

また、接続孔のパターニングを行った後、配線溝のパターニングを行い、上層配線と接続孔のマスクアライメントが間接合わせとならないので、アライメント誤差の小さい多層配線を形成することができる。

本実施形態例の各工程を含むデュアルダマシンプロセスにより、高精度でパターニングされた多層配線構造を有する半導体装置を高い歩留まりで製造することができる。

実施形態例1及び2に記載の層間絶縁膜は、表記された膜種、 20 膜厚、成膜方法に限定されることはない。Cu膜の酸化防止層と して堆積したSiC膜5、19は、CVD法により形成されるS iN膜としてもよく、SiC膜中に窒素(N<sub>2</sub>)や水素(H)等 の軽元素が含有した膜を用いても良い。

接続孔層間膜となるSiOC膜6と配線層間膜となるPAE 25 膜7の積層構造は、例えばSiOC膜の代わりに、CVD法によ り成膜されたSiOF膜やSiO<sub>2</sub>膜、スピンコート法により形

10

15

20

25

成されるMSQ膜やHSQ膜でもよく、PAE膜の代わりに、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用も可能である。さらに、キセロゲル膜、多孔質構造を有するMSQ膜や有機ポリマー等の適用や、これらの組み合わせでも良い。

また、実施形態例1及び2では、PAE膜とMSQ膜の上に成膜された第一マスク形成層のSiO₂膜8、第2マスク形成層のSiN膜9、及び第3マスク形成層のSiO₂膜20又はa-Si膜24は、それぞれ、膜厚が150nm、100nm、及び50nmとなっているが、上層マスクを用いて下層マスクをエッチング出来る組み合わせの膜種、膜厚、製法であれば、実施形態例1及び2の例示に限る必要がないことは勿論である。

例えば、第二マスク形成層をSiN膜に代えて、CVD法で成膜したSiC膜としても良く、また、エッチング選択比が許す限り、各マスク形成層を薄膜化することもできる。

また、第三マスク形成層に対してエッチング選択比が大きな第四のエッチングマスクを形成して更に薄膜化してゆくことにより、最上層マスク段差を低減していくことも可能である。その場合は、接続孔の開口をPAE膜7まで行った後に、順次、上層マスクを用いたエッチングにより配線溝パターンを下層マスク形成層に転写していけば良い。

実施形態例1では、最上層の第三マスク形成層としてSiO<sub>2</sub>膜20を成膜しているが、スパッタリング法により成膜したアモルファスシリコン膜(a-Si)にすることにより、更に薄膜化することもできる。

実施形態例2では、最上層の第三マスク形成層をa-Si膜に

代えてSiO,膜とすることも可能であるが、第一マスク形成層 と同一材料である場合には、第5B図に示す接続孔底部のSiO , 膜の残し量に注意を払わないと、 PAE膜7が露出する危険性 がある。

実施形態例1及び2では、SiO,膜8は、第3A図等に示す ように、最終的に配線層間として約50nm残存させているが、 バリアメタルとの密着性やCu-CMP工程における機械的強 度、もしくは酸化防止層であるSiC膜19を成膜する前に行わ れるCu酸化物の還元処理時の損傷が問題にならなければ、第一 マスク形成層をSiO,膜に代えて、SiOF膜、MSQ膜、H 10 SQ膜等の無機系低誘電率膜とすることも可能である。

また、同様の制限が許す限り、第1のマスクをデュアルダマシ ンエッチング工程やCu-CMP工程にて除去することも可能 である。

本発明によれば、低誘電率層間絶縁膜内にデュアルダマシン構 15 造の多層配線を有する半導体装置の製造に際し、低誘電率層間絶 縁膜上に少なくとも2種類以上の材料を用いて、3層以上のエッ チングマスクを構成とすることにより、接続孔形成のためのレジ ストマスクを形成する際の下地層の段差を低減することができ る。 20

また、3層以上のエッチングマスク構造により、接続孔を層間 膜途中まで開口後に最上層マスクを用いて下層マスクに配線溝 パターンを形成するとともに、接続孔の開口をさらに下層配線近 くまで進めることにより、その後のエッチングマスクを用いた接 続孔開口に要するエッチング量を低減でき、さらなるエッチング 25 マスク段差の低減、もしくは良好なデュアルダマシン加工形状を

得ることが可能となる。

また、低誘電率膜上に少なくとも2種類以上の材料を用いて、3層以上のエッチングマスク構成とすることにより、接続孔の一部開口後に配線溝のレジストパターニングを行うことが可能となり、配線溝と接続孔のマスクアライメントにて間接合わせを回避することが出来る。

本発明方法を適用することにより、デュアルダマシン構造の多 層配線を有する高集積微細で高性能半導体装置を高歩留まりで 製造することができる。

5

## 請求の範囲

- 1. 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
- 5 相互に異なる2種類以上の膜種からなる3層以上のエッチン グマスク形成層を前記層間絶縁膜上に順次成膜する工程と、

最上層のエッチングマスク形成層をパターニングして最上層 マスクを形成し、次いで前記最上層マスクで前記最上層のエッチングマスク形成層の下の次段エッチングマスク形成層をエッチ ングして次段エッチングマスクを形成し、次いで前記次段エッチングマスクで次々段エッチングマスク形成層をエッチングレスク で 次々段エッチングマスクを形成し、順次、上のエッチングマスク 形成層で形成したエッチングマスクで前記上のエッチングマスク形成層の下の段のエッチングマスク形成層をエッチングして 15 エッチングマスクを形成する工程と、

形成したエッチングマスクを使って前記層間絶縁膜をエッチングして、配線溝及び接続孔を形成する工程と

を備え、前記3層以上のエッチングマスク形成層のうちの1層のエッチングマスク形成層を配線溝パターンのマスク形成層として成膜し、残りの層のうちの1層のエッチングマスク形成層を接続孔パターンのマスク形成層として成膜することを特徴とする半導体装置の製造方法。

- 2. 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
- 25 (イ) 半導体基板上に、接続孔を貫通させる絶縁膜として第一 の絶縁膜、及び配線層間の絶縁膜として第二の絶縁膜を順次成膜

する工程と、

- (ロ)前記第二の絶縁膜上に、第1のマスク、第2のマスク、 及び第3のマスクをそれぞれ形成する、第一マスク形成層、第二 マスク形成層、及び第三マスク形成層を順次成膜する工程と、
- 5 (ハ)前記第三マスク形成層をパターニングして配線溝パター ンを有する第3のマスクを形成する工程と、
  - (二)前記第3のマスクを含む第二マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
- (ホ)前記レジストマスクを使って前記第3のマスク、前記第 10 二マスク形成層、及び前記第一マスク形成層をエッチングし、更 に前記第二の絶縁膜をエッチングして、接続孔を開口する工程と、
  - (へ)前記第3のマスクを用いて前記第二マスク形成層をエッチングして、配線溝パターンを有する第2のマスクを形成すると共に、前記第一の絶縁膜の途中まで接続孔を開口する工程と、
- 15 (ト)前記第2のマスクを用いて前記第一マスク形成層をエッチングして、配線溝パターンを有する第1のマスクを形成すると共に、前記接続孔の底部に残存する前記第一の絶縁膜をエッチングして接続孔を開口する工程と、、
- (チ)前記第1ないしは第2のマスクを用いて前記第二の絶縁 20 膜をエッチングし、前記第二の絶縁膜に配線溝を形成する工程と、
  - (リ) 少なくとも前記第2及び第3のマスクを除去する工程とを有することを特徴とする半導体装置の製造方法。
  - 3. 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
- 25 (イ)半導体基板上に、接続孔を貫通させる絶縁膜として第一 の絶縁膜、及び配線層間の絶縁膜として第二の絶縁膜を順次成膜

する工程と、

5

- (ロ)前記第二の絶縁膜上に、第1のマスク、第2のマスク、 及び第3のマスクをそれぞれ形成する、第一マスク形成層、第二 マスク形成層、及び第三マスク形成層を順次成膜する工程と、
- (ハ)前記第三マスク形成層上に接続孔パターンを有する第1 のレジストマスクを形成する工程と、
  - (二)前記第1のレジストマスクを用いて、前記第三マスク形成層、前記第二マスク形成層、及び前記第三マスク形成層の途中まで接続孔を開口する工程と、
- 10 (ホ)前記第三マスク形成層上に配線溝パターンを有する第2のレジストマスクを形成し、前記第2のレジストマスクを用いて前記第三マスク形成層をエッチングして前記第3のマスクを形成する工程と、
- (へ)前記第3のマスクを用いて前記第二マスク形成層及び前 15 記第二の絶縁膜をエッチングして接続孔を開口する工程と、
  - (ト)前記第3のマスクを用いて前記第二マスク形成層をエッチングして、配線溝パターンを有する第2のマスクを形成すると共に、前記第一の絶縁膜を途中までエッチングして接続孔を形成する工程と、
- 20 (チ)前記第2のマスクを用いて前記第一マスク形成層をエッチングして、配線溝パターンを有する第1のマスクを形成すると共に、前記第一の絶縁膜をエッチングして接続孔を開口する工程と、
- (リ)前記第1ないしは第2のマスクを用いて前記第二の絶縁 25 膜をエッチングして、配線溝を形成する工程と、
  - (ヌ) 少なくとも前記第2、及び第3のマスクを除去する工程

لح

を有することを特徴とした半導体装置の製造方法。

- 4. 前記工程(イ)では、前記第一の絶縁膜としてメチルシルセスキオキサン膜を、第二の絶縁膜として有機膜を成膜することを特徴とする請求の範囲第2項又は第3項に記載の半導体装置の製造方法。
- 5. 前記工程(ロ)では、前記第一、第二、及び第三マスク形成層を光透過性を有する材料で成膜することを特徴とする請求の範囲第2項又は第3項に記載の半導体装置の製造方法。
- 10 6. 前記工程(ロ)では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、前記第一、第二、及び第三マスク形成層を成膜することを特徴とする請求の範囲第2項又は第3項に記載の半導体装置の製造方法。
- 15 7. 前記工程(ロ)では、前記第一マスク形成層としてシリコン酸化膜、前記第二マスク形成層としてシリコン窒化膜、及び前記第三マスク形成層としてシリコン酸化膜をそれぞれ成膜することを特徴とする請求の範囲第2項に記載の半導体装置の製造方法。
- 20 8. 前記工程(ロ)では、前記第一マスク形成層としてシリコン酸化膜、前記第二マスク形成層としてシリコン窒化膜、及び前記第三マスク形成層として非晶質シリコン膜をそれぞれ成膜することを特徴とする請求の範囲第3項に記載の半導体装置の製造方法。

Fig.1A,




Fig.1B







Fig.1C










Fig.3A




Fig.3B








Fig.4A








5/9















Fig.6C



7/9

Fig.7A








Fig.7B









9/9

Fig.9A





Fig.9B




# INTERNATIONAL SEARCH REPORT

Form PCT/ISA/210 (second sheet) (July 1998)

International application No. PCT/JP03/09602

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl<sup>7</sup> H01L21/3205, H01L21/768 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl<sup>7</sup> H01L21/3205-21/3213, H01L21/768 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Toroku Jitsuyo Shinan Koho 1994-2003 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Category\* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. X US 2002/0009873 A1 (Tatsuya USAMI), 1,3-6,8 24 January, 2002 (24.01.02), Full text; Figs. 1 to 7 Α 2,7 & JP 2002-43419 A Full text; Figs. 1 to 22 P,X GB 2380316 A (AGERE SYSTEMS INC.), 1 02 April, 2003 (02.04.03), Full text; Figs. 1 to 15 & JP 2003-179136 A Full text; Figs. 1 to 15 Further documents are listed in the continuation of Box C.  $\overline{\mathbf{x}}$ See patent family annex. Special categories of cited documents: later document published after the international filing date or "A" document defining the general state of the art which is not priority date and not in conflict with the application but cited to considered to be of particular relevance understand the principle or theory underlying the invention "F" earlier document but published on or after the international filing document of particular relevance; the claimed invention cannot be date considered novel or cannot be considered to involve an inventive document which may throw doubts on priority claim(s) or which is step when the document is taken alone cited to establish the publication date of another citation or other document of particular relevance; the claimed invention cannot be special reason (as specified) considered to involve an inventive step when the document is document referring to an oral disclosure, use, exhibition or other combined with one or more other such documents, such combination being obvious to a person skilled in the art document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed Date of the actual completion of the international search Date of mailing of the international search report 27 October, 2003 (27.10.03) 11 November, 2003 (11.11.03) Name and mailing address of the ISA/ Authorized officer Japanese Patent Office Facsimile No. Telephone No.



International application No.

PCT/JP03/09602

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim N
A .	US 2002/0025670 A1 (Koji MIYATA), 28 February, 2002 (28.02.02), Full text; Figs. 1 to 3 & JP 2002-26122 A Full text; Figs. 1 to 3 & KR 2003303 A	
	•	



国際出願番号 PCT/JP03/09602

#### A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl' H01L21/3205, H01L21/768

#### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H01L21/3205-21/3213, H01L21/768

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2003年

日本国実用新案登録公報

1996-2003年

日本国登録実用新案公報

1994-2003年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

С.	関連す	<u>ると</u>	と認め	られ	る文献

O. DAKE, OCHE, SHOOKIN						
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号				
X A	US 2002/0009873 A1 (Tatsuya USAMI)	1, 3-6, 8 2, 7				
	2002.01.24,全文,第1-7図 & JP 2002-43419 A,全文,第1-22図					
PX	GB 2380316 A (AGERE SYSTEMS INC) 2003.04.02,全文,第1-15図	1				
	& JP 2003-179136 A, 全文, 第1-15図 & US 2003/0064582 A1					
	& KR 2003027817 A					

## X C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

27.10.03

国際調査報告の発送日


11.11.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 齋藤 恭一



電話番号 03-3581-1101 内線 3498



### 国際調査報告

国際出願番号 PCT/JP03/09602

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	US 2002/0025670 A1 (Koji MIYATA) 2002.02.28,全文,第1-3図 & JP 2002-26122 A,全文,第1-3図 & KR 2003303 A	1
		·